Verilog: Modellbildung Fur Synthese Und Verifikation

This title is printed to order. This book may have been self-published. If so, we cannot guarantee the quality of the content. In the main most books will have gone through the editing process however some may not. We therefore suggest that you be aware of this before ordering this book. If in doubt check either the author or publisher’s details as we are unable to accept any returns unless they are faulty. Please contact us if you have any questions.

Verilog ist die neben VHDL am weitesten verbreitete Hardware-Beschreibungssprache (HDL) fur den Entwurf und die Beschreibung elektronischer Schaltkreise und Systeme. Gegenuber VHDL bietet Verilog vor allem den Vorteil der leichteren Erlernbarkeit, da es auf der im Ingenieurbereich weit verbreiteten Sprache C aufgebaut ist. Das Buch von Bernhard Hoppe vermittelt alle relevanten Grundlagen und Anwendungsmoeglichkeiten von Verilog und ermoeglicht so einen schnellen Einstieg und UEberblick. Es ist konzipiert als Lehrbuch fur Studierende der Elektrotechnik im Hauptstudium, eignet sich aber auch zum Selbststudium fur Berufspraktiker und andere Interessierte. Jedes Kapitel enthalt UEbungsaufgaben mit Loesungen; dem Buch ist eine CD mit Powerpoint-Folien fur den Unterricht, einer Laboranleitung mit Zugang zu der XILINX Studentenversion fur den Simulator MODELSIM und Quellcodes beigelegt.